英特爾已經(jīng)在之前宣布了全新的制程工藝路線圖，而事實上如今隨著半導體制程工藝的愈發(fā)先進，晶體管之間將會出現(xiàn)量子隧穿等效應(yīng)，從而降低晶體管的運行效率，從而提升CPU的能耗。事實上英特爾也在利用各式各樣的供電技術(shù)減少這種情況出現(xiàn)，比如說全新的PowerVia背面供電。目前英特爾已經(jīng)宣布PowerVia背面供電已經(jīng)開始在測試CPU上進行試驗，預計在2024年正式落地。

英特爾表示之前的CPU基本上都采用正面供電技術(shù)，讓供電線路在正面進行布線，這種供電技術(shù)會影響到金屬層的資源的分配，在電路設(shè)計越來越復雜的前提下，英特爾需要更多的精力去布局金屬層引腳間距，從而增加CPU的制造成本，而如果說走背線的話，英特爾可以讓信號走線與供電走線進行分離，從而單獨調(diào)試與優(yōu)化各自的線路。當然副作用就是對于技術(shù)的要求更高，而且在一定程度上會降低晶圓的良率。

而PowerVia技術(shù)可以有效地提升CPU的供電效率，提升晶體管的密度，降低CPU的供電電壓，根據(jù)實驗室的測試，與之前的供電測試相比，供電電壓降低了30%，頻率也提升了6%。當然目前英特爾測試的處理器基于的是Intel 4，而英特爾希望能夠在Intel 20A上采用PowerVia技術(shù)，并且考慮到技術(shù)的演進，除了PowerVia之外，英特爾也在研究RibbonFET晶體管，從而提升晶體管密度，讓CPU的性能更加出色。預計Intel 20A將會在2024年上半年和大家見面，不出意外的話應(yīng)該就是桌面處理器使用了。